Docket No.: 60188-765

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Customer Number: 20277

Hidetoshi ISHIDA, et al.

Confirmation Number: 6309

Serial No.: 10/768,040

Group Art Unit:

Filed: February 02, 2004

Examiner: Unknown

For: FIELD-EFFECT TRANSISTOR, AND INTEGRATED CIRCUIT DEVICE

AND SWITCHING CIRCUIT USING THE SAME

TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

At the time the above application was filed, priority was claimed based on the following application:

Japanese Patent Application No. 2003-032038, filed February 10, 2003

A copy of the priority application listed above is enclosed.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Michael E. Pogarty

Registration No. 36,139

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 MEF:tlb Facsimile: (202) 756-8087

Date: May 17, 2004

66188- 705 15HIDA, et 21. February 2, 2004

日本国特許庁 JAPAN PATENT OFFICE

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 2月10日

出 願 番 号 Application Number:

人

特願2003-032038

[ST. 10/C]:

[J P 2 0 0 3 - 0 3 2 0 3 8]

出 願 Applicant(s):

1334

松下電器産業株式会社

2004年 1月27日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

2925040087

【提出日】

平成15年 2月10日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 21/205

H01L 29/201

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

石田 秀俊

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

田中 毅

【特許出願人】

【識別番号】

000005821

【氏名又は名称】

松下電器産業株式会社

【代理人】

【識別番号】

100077931

【弁理士】

【氏名又は名称】 前田 弘

【選任した代理人】

【識別番号】

100094134

【弁理士】

【氏名又は名称】 小山

廣毅

【選任した代理人】

【識別番号】

100110939

【弁理士】

【氏名又は名称】 竹内 宏

【選任した代理人】

【識別番号】 100110940

【弁理士】

【氏名又は名称】 嶋田 高久

【選任した代理人】

【識別番号】 100113262

【弁理士】

【氏名又は名称】 竹内 祐二

【選任した代理人】

【識別番号】 100115059

【弁理士】

【氏名又は名称】 今江 克実

【選任した代理人】

【識別番号】 100115691

【弁理士】

【氏名又は名称】 藤田 篤史

【選任した代理人】

【識別番号】 100117581

【弁理士】

【氏名又は名称】 二宮 克也

【選任した代理人】

【識別番号】

100117710

【弁理士】

【氏名又は名称】 原田 智雄

【選任した代理人】

【識別番号】 100121500

【弁理士】

【氏名又は名称】 後藤 高志

【選任した代理人】

【識別番号】

100121728

【弁理士】

【氏名又は名称】 井関 勝守

【手数料の表示】

【予納台帳番号】 014409

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0217869

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】 電界効果型トランジスタ

【特許請求の範囲】

【請求項1】 キャリアが走行する第1の化合物半導体層と、

前記第1の化合物半導体層の上に形成され、前記第1の化合物半導体層にキャ リアを供給する第2の化合物半導体層と、

前記第2の化合物半導体層の上に形成され、自然超格子が破壊されたリン化イ ンジウムガリウムからなる第3の化合物半導体層と、

前記第3の化合物半導体層の上に形成され、前記第3の化合物半導体層とショ ットキー接合するゲート電極とを備え、

前記第3の化合物半導体層の膜厚を所定の値以下に設定することにより、前記 第3の化合物半導体層を形成しない場合と比べて、前記ゲート電極の耐圧が大き くされていることを特徴とする電界効果型トランジスタ。

【請求項2】 前記第3の化合物半導体層の膜厚は8nm以下であることを 特徴とする請求項1に記載の電界効果型トランジスタ。

【請求項3】 前記第2の化合物半導体層はヒ化アルミニウムガリウムから なることを特徴とする請求項1又は2に記載の電界効果型トランジスタ。

【請求項4】 前記第3の化合物半導体層の上に前記ゲート電極を覆うよう に形成された低誘電率材料からなる保護膜をさらに備えていることを特徴とする 請求項1~3のうちのいずれか1項に記載の電界効果型トランジスタ。

【請求項5】 前記低誘電率材料はベンゾシクロブテンであることを特徴と する請求項4に記載の電界効果型トランジスタ。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、電界効果型トランジスタに関し、特に高周波通信機器に使用される 電界効果型トランジスタに関する。

[0002]

【従来の技術】

携帯電話に代表される高周波通信機器において、アンドープのチャネル層の上に、n型不純物を変調ドープした電子供給層を用いた変調ドープ型電界効果トランジスタ(MODFET: Modulation Doped Filed Effect Transistor)が広く用いられている。

[0003]

従来より、MODFETのチャネル層には電子移動度が大きいヒ化インジウム ガリウム(InGaAs)が用いられ、電子供給層にはInGaAsよりもバン ドギャップが大きい材料であるヒ化アルミニウムガリウム(AlGaAs)が用 いられている。

[0004]

しかし、AIGaAsは界面準位密度が大きい材料であるため、界面準位に電子がトラップされてMODFETの電流密度の増大が困難となる。具体的には、電子供給層の表面における界面準位は、電子を捕捉して表面に保持するトラップとして働き、このトラップに捕捉された電子がチャネル領域の空乏層を狭窄する。このため、高周波信号をゲートに印加した際の最大電流密度が、直流を印加した場合と比べて大幅に減少するという、いわゆるドレイン電流の周波数分散が生じしてしまう。

[0005]

このような問題に対して、電子供給層を構成する材料に、AIGaAsに換えてリン化インジウムガリウム(InGaP)を用いることにより、電子供給層に生じるトラップを低減し、電界効果型トランジスタの電流密度の増大が可能である(例えば、特許文献1参照)。

[0006]

図4は、電子供給層にInGaPを用いる従来のMODFET断面構成を示している。図4に示すように、GaAsからなる化合物半導体基板101の上には、アンドープのGaAsからなるバッファ層102と、n型不純物がドープされたAlGaAsからなるバリア層103と、アンドープのIn_{0.2}Ga_{0.8}Asからなるチャネル層104と、n型不純物が変調ドープされたInGaPからなる電子給層105と、該電子供給層105を露出する開口部が形成され、且つn型

不純物がドープされたGaAsからなるキャップ層107とが順次積層されている。キャップ層107の開口部に露出した電子供給層105の上には、ショットキー接合によりゲート電極108が形成されている。またキャップ層107上には、ソース電極109及びドレイン電極110が形成されている。

[0007]

InGaPは、AlGaAsと比べて界面準位密度が小さい材料であるため、 キャップ層107の開口部に露出した電子供給層105の界面準位を低減することができ、高周波信号印加時の最大電流密度を向上することができる。

[0008]

ここで、従来のMODFETにおいて、通常用いられている化合物半導体の製造方法によりInGaPからなる半導体層(InGaP層)を結晶成長すると、III 族原子層において、Ga原子とIn原子とが同一面内で交互に配列した自然超格子が形成される。

[0009]

近年では、例えば、特許文献 2 に記載されているように、自然超格子構造が破壊されてIII 族原子層における G a 原子と I n 原子との配列が無秩序化した I n G a P層を形成する方法が知られており、このような自然超格子が破壊された I n G a Pを用いることにより、 I n G a P層と他の半導体層との界面抵抗が低減された電界効果型トランジスタが開発されている。

[0010]

【特許文献1】

特開昭63-228763号公報(第3図)

【特許文献2】

特開平11-243058号公報

$[0\ 0\ 1\ 1]$

【発明が解決しようとする課題】

しかしながら、前記従来のMODFETによると、ゲート電極108をInGaPからなる電子供給層105とのショットキー接合により形成しているため、ゲート電極108のドレイン電極110に対する逆方向耐圧が、電子供給層10

5にAIGaAsを用いた場合よりも低下してしまうことが実験的に知られている。

[0012]

このように、前記従来のMODFETは、InGaPを用いて高周波信号印加時の最大電流密度の向上を図ると、InGaPの材料的な制約によりゲート耐圧が低下してしまうため、最大電流密度の向上とゲート耐圧の向上とを両立することが困難であるという問題を有している。

[0013]

本発明は、前記従来の問題を解決し、ゲートに高周波信号が入力される電界効果型トランジスタにおいて、最大電流密度の向上とゲート耐圧の向上とを両立で きるようにすることを目的とする。

$[0\ 0\ 1\ 4]$

【課題を解決するための手段】

前記の目的を達成するため、本発明は、キャリア供給層の上に自然超格子が破壊されたInGaPからなるショットキー層を設け、該ショットキー層の膜厚を所定の値以下に設定する構成とする。

[0015]

具体的に本発明に係る電界効果型トランジスタは、キャリアが走行する第1の化合物半導体層(チャネル層)と、第1の化合物半導体層の上に形成され、第1の化合物半導体層にキャリアを供給する第2の化合物半導体層(キャリア供給層)と、第2の化合物半導体層の上に形成され、自然超格子が破壊されたリン化インジウムガリウム(InGaP)からなる第3の化合物半導体層(ショットキー層)と、第3の化合物半導体層の上に形成され、第3の化合物半導体層とショットキー接合するゲート電極とを備え、第3の化合物半導体層の膜厚を所定の値以下に設定することにより、第3の化合物半導体層を形成しない場合と比べて、ゲート電極の耐圧が大きくされている。

$[0\ 0\ 1\ 6]$

本発明の電界効果型トランジスタによると、第3の化合物半導体層は、自然超格子が破壊されたInGaPからなるため、第3の化合物半導体層における界面

準位密度を低減して最大電流密度を向上することができると共に、第3の化合物 半導体層を所定の値以下に設定することによりゲート電極の耐圧を向上すること が可能となる。これは、第3の化合物半導体層に自然超格子構造が破壊されたリ ン化インジウムガリウムを用いると、第3の化合物半導体層を設けない状態から 、第3の化合物半導体層の膜厚を増大させるのに伴って、ゲート電極の耐圧がま ず急激に増大しその後徐々に低下する傾向があるという本願発明者の知見に基づ く。従って、第3の化合物半導体層を所定の値以下に設定することにより、ゲー ト電極の耐圧が、第3の化合物半導体層を形成しない場合、即ち、ゲート電極が 第2の化合物半導体層の上に直接に形成された場合の耐圧よりも大きくなる。

[0017]

本発明の電界効果型トランジスタにおいて、第3の化合物半導体層の膜厚は8nm以下であることが好ましい。このようにすると、ゲート電極の耐圧は、第3の化合物半導体層を形成しない場合よりも確実に大きくなる。

[0018]

本発明の電界効果型トランジスタにおいて、第2の化合物半導体層はヒ化アル ミニウムガリウムからなることが好ましい。

[0019]

本発明の電界効果型トランジスタは、第3の化合物半導体層の上にゲート電極を覆うように形成された低誘電率材料からなる保護膜をさらに備えていることが好ましい。このようにすると、低誘電率の保護膜により第3の化合物半導体層及びゲート電極が覆われるため、ゲート電極の寄生容量を低減することができる。また、第3の化合物半導体層は酸化されにくい材料であるInGaPからなるため、低誘電率材料を用いても信頼性が低下することがない。

[0020]

本発明の電界効果型トランジスタにおいて、低誘電率材料はベンゾシクロブテンであることが好ましい。

[0021]

【発明の実施の形態】

(第1の実施形態)

本発明の第1の実施形態について図面を参照しながら説明する。

[0022]

図1は本発明の第1の実施形態に係る電界効果型トランジスタの断面構成を示している。図1に示すように、例えば、ヒ化ガリウム(GaAs)からなる化合物半導体基板11の上には、膜厚が約500nmのヒ化アルミニウムガリウム(A1GaAs)からなるバッファ層12、膜厚が約100nmのn型のA1GaAsからなるバリア層13、膜厚が約15nmのアンドープのヒ化インジウムガリウム(InGaAs)からなるチャネル層14、膜厚が約20nmのn型のA1GaAsからなるキャリア供給層15、膜厚が約5nmのアンドープのリン化インジウムガリウム(InGaP)からなり、InGaPにおける自然超格子が破壊されたショットキー層16及び膜厚が約100nmでn型不純物がドープされたGaAsからなるり、ショットキー層16の一部を露出する開口部を有するキャップ層107が順次積層されている。

[0023]

ここで、自然超格子が破壊されたInGaPとは、そのIII 族原子層においてGa原子とIn原子とが不規則に配列した結晶構造を持つInGaPのことである。

[0024]

[0025]

キャップ層17の開口部に露出したショットキー層16の上には、チタンとアルミニウムとの積層膜(Ti/Al)により、ショットキー層16とショットキー接合するゲート電極18が形成されている。また、キャップ層107の上には、オーミック電極として、金ゲルマニウム(AuGe)系の合金からなるソース

電極19及びドレイン電極20がそれぞれに形成されている。

[0026]

[0027]

また、キャップ層17を構成する材料は、GaAsに限られず、例えばInGaAsを用いてもよい。キャップ層17を構成する材料にInGaAsを用いる場合、ソース電極19及びドレイン電極20を構成する材料に、AuGe系の合金に換えてTi/Pt/Auを用いることができる。

[0028]

第 1 の実施形態の電界効果型トランジスタにおける各半導体層の具体的な組成として、例えば、チャネル層 1 4 を構成する I n G a A s i c i c i n i c i

[0029]

第1の実施形態に係る電界効果型トランジスタにおいて、AIGaAsからなるキャリア供給層15の上にはInGaPからなるショットキー層16が設けられているため、ショットキー層16の界面準位密度が小さくされているので、周波数分散を抑制することができる。その結果、ゲート電極18に高周波信号を印加した場合においても高い最大電流密度を実現することができる。

[0030]

さらに、第1の実施形態の特徴として、ショットキー層16に膜厚が8 n m以下の無秩序配列のInGa Pが用いられており、これにより、ゲート電極18の逆方向耐圧の向上が達成されている。ここで、ゲート電極18の逆方向耐圧とは、ゲート電極とドレイン電極との間の負電圧側の耐圧のことである。

[0031]

以下、ショットキー層 16の膜厚とゲート電極 18の逆方向耐圧との関係について図面を参照しながら説明する。

[0032]

図2は、第1の実施形態に係る電界効果型トランジスタにおいて、ショットキー層16の膜厚を変化させることによるゲート電極18の逆方向耐圧の変化を説明するグラフである。図2において、横軸はショットキー層16の膜厚を表し、縦軸はゲート電極18の逆方向耐圧を表している。また、実線はショットキー層16に無秩序配列InGaPを用いた第1の実施形態の電界効果型トランジスタを示し、点線は、比較例として、ショットキー層16に自然超格子構造のInGaPを用いた場合を示している。

[0033]

図2に示すように、ショットキー層16の膜厚が0nmの場合、即ち、InGaPからなるショットキー層16を設けずに、ゲート電極18をAlGaAsからなるキャリア供給層15の上に直接に形成した場合には、逆方向耐圧は約12Vである。

[0034]

図2において実線で示すように、無秩序配列のInGaPをショットキー層16に用いた第1の実施形態では、ショットキー層16の膜厚が約2nmまで増大すると、逆方向耐圧が急激に増大し、その後、ショットキー層16の膜厚が増大するにつれて徐々に逆方向耐圧が低下して、ショットキー層16の膜厚が約8nmよりも大きくなると逆方向耐圧が約12Vよりも小さくなる。

[0035]

一方、図2において点線で示すように、自然超格子のInGaPをショットキー層16に用いた場合は、ショットキー層16の膜厚が約2nmまで増大すると、逆方向耐圧が急激に低下し、その後、ショットキー層16の膜厚が増大しても逆方向耐圧はほとんど変化していない。

[0036]

図2から明らかなように、無秩序配列のInGaPをショットキー層16に用

いた第1の実施形態では、ゲート電極18の逆方向耐圧が、ゲート電極18をA 1GaAsからなるキャリア供給層15の上に直接に形成した場合よりも、ゲー ト電極18の逆方向耐圧が上昇するようなショットキー層16の膜厚が存在する 。具体的には、ショットキー層16の膜厚が8nm以下であると、逆方向耐圧が 、ゲート電極18をA1GaAsからなるキャリア供給層15の上に直接に形成 した場合よりも大きくなる。

[0037]

これに対し、自然超格子構造の In Ga Pをショットキー層 16に用いた場合には、逆方向耐圧が、ゲート電極 18をAl Ga As からなるキャリア供給層 15の上に直接に形成した場合よりも増大することがない。

[0038]

このように、ショットキー層16を、膜厚が8nm以下の無秩序配列のInG a Pを用いることにより、逆方向耐圧が、ゲート電極18をAIGaAsからなるキャリア供給層15の上に直接に形成した場合よりも大きくなる。

[0039]

なお、第1の実施形態では、キャリア供給層15を構成するAlGaAsとして、Al_{0.2}Ga_{0.8}Asを用い、ショットキー層16を構成するInGaPとして、In_{0.5}Ga_{0.5}Pを用いた場合について説明したが、各半導体層の組成及び不純物濃度を変更した場合においても、ゲート電極18の逆方向耐圧が、ゲート電極18をAlGaAsからなるキャリア供給層15の上に直接に形成した場合よりも大きくなるようにショットキー層16の膜厚を設定することが可能である

[0040]

即ち、各半導体層の組成及び不純物濃度を変更した場合においても、ショットキー層 16の膜厚を増大させるのに伴って、ゲート電極 18の逆方向耐圧は、まず急激に増大してその後徐々に低下するという傾向があり、ショットキー層 16 の膜厚が所定の値よりも大きくなると、逆方向耐圧は、ショットキー層 16を形成しない場合の逆方向耐圧よりも小さくなる。従って、ショットキー層 16 の膜厚を所定の値(即ち、逆方向耐圧が、ショットキー層 16を形成しない場合の逆

方向耐圧と同一となるときの膜厚の値)以下に設定することにより、ゲート電極 18の逆方向耐圧が、ゲート電極18をAlGaAsからなるキャリア供給層1 5の上に直接に形成した場合よりも大きくなる。

$[0\ 0\ 4\ 1]$

以上説明したように、ショットキー層16を構成する材料に自然超格子が破壊された無秩序配列のInGaPを用い、且つショットキー層16の膜厚を所定の値以下に設定することにより、最大電流密度の向上と逆方向耐圧の向上とを両立することが可能である。

[0042]

(第2の実施形態)

以下、本発明の第2の実施形態について図面を参照しながら説明する。

[0043]

図3は、本発明の第2の実施形態に係る電界効果型トランジスタの断面構成を示している。図3において、図1と同一の構成部材については同一の符号を付すことにより説明を省略する。

[0044]

図3に示すように、化合物半導体基板11の上には、バッファ層12、バリア層13、チャネル層14、キャリア供給層15、ショットキー層16、キャップ層107が順次積層されている。キャップ層17のリセス開口部に露出したショットキー層16の上には、ショットキー電極であるゲート電極18が形成されており、ゲート電極18両側方に挟むキャップ層17の上には、オーミック電極として、ソース電極19及びドレイン電極20がそれぞれに形成されている。

$[0\ 0\ 4\ 5]$

キャップ層17の上には、ゲート電極18、ソース電極19及びドレイン電極20の上を含む全面にわたって、ベンゾシクロブテン(BCB)からなる保護膜21が設けられている。

[0046]

なお、保護膜 21 を構成する材料は、BCBに限られず、低誘電率材料(いわゆる 10 w - k 材料)であればよい。

[0047]

一般的には、ショットキー層 1 6 を被覆する保護膜 2 1 の材料として、耐湿性に優れた窒化シリコン (SiN) を用いる。これに対し、第 2 の実施形態では、ショットキー層 1 6 が酸化されにくい材料である In Ga Pからなるため、耐湿性に優れた材料を用いる必要がない。

[0048]

つまり、第2の実施形態によると、ショットキー層16の上にSiN膜を形成 しなくても電界効果型トランジスタの信頼性が低下しないため、SiNよりも比 誘電率が小さい低誘電率材料を用いて保護膜21を形成することができるので、 電界効果型トランジスタの寄生容量を低減することができる。

[0049]

さらに、第2の実施形態においても、第1の実施形態と同様に、ショットキー層16が無秩序配列のInGaPからなり、その膜厚が8nm以下に形成されているため、ショットキー層16を用いずにAIGaAsからなるキャリア供給層15の上に直接にゲート電極18を形成した場合と比べて、ゲート電極18の逆方向耐圧が向上した電界効果型トランジスタが実現されている。これにより、InGaPをショットキー層16に用いた電界効果型トランジスタにおいて、最大電流密度の向上とゲート耐圧の向上とを両立することが可能となる。

[0050]

【発明の効果】

本発明に係る電界効果型トランジスタによると、ショットキー層の界面準位密度を低減して高周波信号印加時の最大電流密度を向上すると共に、ショットキー層における膜厚を所定の値以下に設定ことによりショットキー電極の逆方向耐圧が向上する。

【図面の簡単な説明】

図1

本発明の第1の実施形態に係る電界効果型トランジスタを示す構成断面図である。

図2

電界効果型トランジスタにおけるショットキー層の膜厚とゲート耐圧との関係 を示すグラフである。

【図3】

本発明の第2の実施形態に係る電界効果型トランジスタを示す構成断面図である。

図4】

従来の電界効果型トランジスタを示す構成断面図である。


【符号の説明】

- 11 化合物半導体基板
- 12 バッファ層
- 13 バリア層
- 14 チャネル層
- 15 キャリア供給層
- 16 ショットキー層
- 17 キャップ層
- 18 ゲート電極
- 19 ソース電極
- 20 ドレイン電極
- 2 1 保護膜


【書類名】

図面


【図1】




【図2】



【図3】



[図4]



【書類名】 要約書

【要約】

【課題】 ゲートに高周波信号が入力される電界効果型トランジスタにおいて、最大電流密度の向上とゲート耐圧の向上とを両立できるようにする。

【解決手段】 化合物半導体基板11の上には、アンドープのInGaAsからなるチャネル層14、n型AIGaAsからなキャリア供給層15、自然格子構造を有していない無秩序配列(Disordered)のInGaPからなるショットキー層16及びGaAsからなるキャップ層17が順次積層されており、キャップ層17の間に露出したショットキー層16の上にはゲート電極18が形成されており、キャップ層17の上にはソース電極19及びドレイン電極20が形成されており、キャップ層17の上にはソース電極19及びドレイン電極20が形成されている。ここで、ゲート電極18の逆方向耐圧が、キャリア供給層15の上に直接にゲート電極18を形成された場合よりも大きくなるように、ショットキー層16の膜厚が約8nm以下に設定されている。

【選択図】 図1

特願2003-032038

出願人履歴情報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住所

大阪府門真市大字門真1006番地

氏 名 松下

松下電器産業株式会社